近日，国家信息光电子创新中心（NOEIC）和鹏城实验室的光电融合联合团队完成了2Tb/s硅光互连芯粒（chiplet）的研制和功能验证，在国内首次验证了3D硅基光电芯粒架构，实现了单片最高达8×256Gb/s的单向互连带宽。
团队在2021年1.6T硅光互连芯片的基础上，进一步突破了光电协同设计仿真方法，研制出硅光配套的单路超200G driver和TIA芯片, 并攻克了硅基光电三维堆叠封装工艺技术，形成了一整套基于硅光芯片的3D芯粒集成方案。
该方案充分利用了硅光与CMOS封装工艺兼容的特点，相比于传统wirebond方案，3D芯粒能解决电芯片与光芯片间高密度、高带宽电互连的困难，显著降低射频信号在光-电芯片互连过程中的严重衰减。
经系统传输测试，8个通道在下一代光模块标准的224Gb/s PAM4光信号速率下，TDECQ均在2dB以内。
通过进一步链路均衡，最高可支持速率达8×256Gb/s，单片单向互连带宽高达2Tb/s。
